Передовой тестирующий пакет — Advanced Testing Package

Передовой тестирующий пакет (ATP) был разработан для тестирования уровня знаний языков программирования, например, VHDL и Verilog. В ATP так же включены тесты по SystemC и System Verilog.

Наша компания располагает обширной базой тестов, позволяющей проверить уровень знаний инженеров. База знаний постоянно обновляется и идет в ногу с последними достижениями и нововведениями в EDA области.

Мы постоянно поддерживаем непосредственные контакты со многими известными проектировщиками, инженерами-программистами и электронщиками, что позволяет находиться в гуще индустриальных событий. Наше средство тестирования помогает инженерам повышать свою квалификацию и поддерживать ее на высоком уровне.

Тестирующий пакет:

  • Позволяет проверять уровень подготовки инженеров по VHDL/Verilog, а также по самым новым HDL языкам, например, SystemC и SystemVerilog. Помогает сохранять высокий уровень программирования и находится в курсе последних нововведений в отрасли.
  • Оценить качество знаний потенциальных работников.
  • Помогает студентам проверить их уровень подготовки по VHDL/Verilog/SystemC/SystemVerilog, тем самым давая понимание промышленных стандартов и подготавливая к будущему.

Пакет одновременно могут использовать несколько инженеров. Программа создает полный отчет по каждому тесту, который можно прочесть как непосредственно по окончанию тестирования, так и позже.

Особенности:

  • Создание базы вопросов по любой теме практически без ограничений по размеру.
  • Широкий выбор ограничений: по времени, по набранным баллам, по совершенным ошибкам, а также зависящие от ответов пользователя.
  • Система автоматического (интеллектуального) подсчета баллов.
  • Расширенные возможности для пользователя по ответу на вопросы (в зависимости от баллов и т.д.).
  • Защита базы от несанкционированного проникновения и изменения.
  • Детальный отчет по тестированию.
  • [VHDL/Verilog/C++ версия] полная автоматизация проверки, включающая в себя интеграцию внешних компиляторов.

We have created an easy to use demo version to download from our web and test your skills.

Зарегистрироваться для скачивания бесплатной пробной версии ATP VHDL.

Зарегистрироваться для скачивания бесплатной пробной версии ATP Verilog.

 

Если вы заинтересованы в приобретении полной версии ATP, пожалуйста обращайте в отдел продаж Aldec, Inc.

sales@aldec.com


Solutions

Проекты на базе ПЛИС

Создание HDL проектов

C/C++ решения

DSP приложения

HDL моделирование

Военные/КосмосSolutions

Download Active-HDL
Download Riviera
Copyright © 2007 Aldec, Inc.